SPI怎么玩？理解时机并自由运用。

1元，SPI是什么？SPI是Serial Peripheral Interface的缩写，是推出的同步串行接口技术，是一种高速、全双工、同步的通信总线。逃生室的优势：冠军联赛和SPI:支持全双工通信的简单数据传输速率块
侏罗纪世界3，缺点没有指定的流量控制，也没有确认数据是否收到的响应机制。因此，与IIC总线协议相比，在数据可靠性方面存在一些缺陷。4，特点(1元):高速，同步，全双工，无差分，总线模式(密室逃脱：冠军联赛):主从通信模式5，SPI电路连接(1元):SPI的通信原理很简单，工作在主从模式。这种模式通常有一个主设备和一个或多个从设备，可分为三线制和四线制。包括信号线SDI(串行数据输入串行数字输入)、SDO(串行数据输出串行数字输出)、SCLK(时钟)和CS(片选)。(密室逃脱：冠军联赛):SDO/MoSi主数据输出，从数据输入(侏罗纪世界3):SDI/MISO主数据输入，从数据输出(4):SCLK时钟信号，由主产生；(5):CS/SS从设备的使能信号，由主设备控制。当有多个从器件时，因为每个从器件都有一个片选引脚连接到主器件，所以当主器件与从器件通信时，有必要降低对应于从器件的片选引脚的电平(通常为低电平有效)。
分析6元和SPI通讯方式4有不同的SPI通讯方式。不同从设备的配置模式在出厂时是固定的，不能更改。然而，通信双方的器件必须工作在相同的模式下，因此可以配置主器件的SPI模式，并且主器件的通信模式可以由CPOL(时钟极性)和CPHA(时钟相位)控制。具体模式如下：CPOL=0元，CPHA=0元模式1元：CPOL=0元，CPHA=1元模式密室逃脱：锦标赛冠军：CPOL=1元，CPHA=0元模式3: CPOL=1，CPHA=1。
模型
时钟极性
时钟相位
模式0
0
0
模式1
0
一个
模式2
一个
0
模式3
一个
一个
极性CPOL用于配置SCLK电平的活动状态；相位CPHA用于配置进行哪个边沿数据采样。CPOL=0元表示SCLK=0元时处于闲置状态，所以SCLK高电平时有效；CPOL=1元表示SCLK=1元时处于闲置状态，所以SCLK低电平时有效；CPHA=0元表示在1元边缘采样数据，在逃生室发送数据：冠军边缘锦标赛；CPHA=1元表示在逃生室：冠军联赛边缘采样数据，并且在1元边缘发送数据；当SPI与其外设通信时，两者的时钟相位和极性应该一致。7元，SPI定时详情CPOL=0元，CPHA=0元：此时处于空闲状态，SCLK处于低电平，数据采样处于第三边沿，即SCLK由低电平向高电平转变，因此数据采样处于上升沿，数据传输处于下降沿。CPOL=0元，CPHA=1元：此时处于空闲状态，SCLK处于低电平，数据传输处于第五沿，即SCLK由低电平向高电平转变，因此数据采样处于下降沿，数据传输处于上升沿。CPOL=1元，CPHA=0元：此时处于空闲状态，SCLK处于高电平，数据采集处于第五沿，即SCLK从高电平跳到低电平，因此数据采集处于下降沿，数据传输处于上升沿。CPOL=1元，CPHA=1元：此时处于空闲状态，SCLK处于高电平，数据传输处于第五沿，即SCLK从高电平跳到低电平，因此数据采集处于上升沿，数据传输处于下降沿。
注意：SPI主机可以控制时钟信号，因为SPI通信不像UART或IIC通信那样有特殊的通信周期、通信开始信号和通信结束信号；所以SPI协议只能控制时钟信号线，没有数据交换时，时钟线要么保持高电平，要么保持低电平。例如，在0元模式下工作的时序(CPOL=0元，CPHA=0元)如下：
我们来关注一下SCK的第一个时钟周期，在时钟的前沿(上升沿，第一个时钟沿)采样数据，在时钟的后沿(下降沿，第二个时钟沿)输出数据。首先看主设备。主器件输出端口(MOSI)输出的数据位1元由从器件在时钟前沿进行采样。主设备何时输出bit1元？bit1元的输出时间实际上比SCK信号有效前的SCK上升沿早半个时钟周期。bit1元的输出时间与SSEL信号无关。从器件来看，主器件的输入端口MISO也在时钟前沿对从器件输出的bit1元进行采样。从设备什么时候输出bit1元？尽管SCK信号尚未生效，但从设备在SSEL信号有效后立即输出bit1元。从这个图中，我们可以清楚地看到主从设备的bit1元是如何输出的。
结束
来源：Play嵌入式版权归原作者所有。如有侵权，请联系删除。