amd发布zen3(zen3架构移动处理器)

AMD刚刚详细介绍了未来的多层小芯片设计技术，可以看到相关技术将被集成到下一代处理器中，比如即将推出的衍生版本Zen 3“3D V-Cache”。在最近的Hotchips第33届年会上，该公司谈到了现有的小芯片设计和多层芯片堆叠技术的未来发展方向。
期间，我们谈到了已经或即将推出的各种产品，包括正在开发的基于小芯片封装架构的14个SKU。
结合2D/2.5D和3D设计的下一代多层芯片设计
AMD表示，根据实际产品的不同要求(包括性能、功耗、面积和成本)，公司将灵活选择封装和小芯片架构。
2021年，AMD将首次推出3D小芯片设计。之前，我们已经在消费者和服务器产品线上看到了2D/2.5D包。
随着3D V-Cache技术的引入，我们终于进入了3D芯片堆栈设计的新时代。
AMD Zen 3处理器将率先拥抱这项技术，主要是在Zen 3 CCD的主芯片上堆叠SRAM缓存。
此外，3D小芯片技术还增加了互连密度，同时保持低功耗和面积占用。
AMD还分享了一些如何将3D V-Cache技术集成到Zen 3 CCD中的细节。
包括使用3D微凸块和硅通孔(TSV)互连方案，结合新的亲水电介质键合和直接CU-CU键合技术。
WCCFTech指出，由于与TSMC的深度合作设计和共同优化，新技术可以将两个独立的小芯片结合在一起。
AMD称，混合键合的间距只有9u。后端类似于硅通孔，略小于英特尔的Forveros互连(间距10u)。
得益于此，它实现了至少3倍于微米凸点3D方案的互连效率，密度超过15倍。
此外，由于TSV的电容和电感减小，3D芯片设计也带来了更好的信号/电源性能。
AMD强调，在CPU之上集成缓存只是其3D堆叠愿景的开始。
展望未来，公司还计划利用3D堆叠技术实现核心与IP IP的堆叠。
当宏块可以堆叠3D的时候，事情肯定会变得更疯狂。